(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2000-68513

(P2000-68513A)

(43)公開日 平成12年3月3日(2000.3.3)

(51) Int.CL'		識別記号	ΡI			テーマコード(参考)
H01L	29/786		H01L 2	9/ 7 8	616A	2H092
	21/336		G 0 2 F	1/136	500	
G02F	1/136	500	H01L 2	9/78	627G	

審査請求 未請求 請求項の数4 OL (全 7 頁)

特額平10-231037	(71)出題人	000001889 三 并電機株式会 社		
平成10年8月17日(1998.8.17)	(72)発明者	大阪府守口市京阪本通2丁目5番5号 神野 優志 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内		
	(74)代理人	100076794		
		平成10年8月17日(1998.8.17)		


最終頁に続く


(54) 【発明の名称】 半導体装置の製造方法


(57)【要約】

【課題】 低温プロセスにおけるp-SiLCDの製造 コストを削減する。

【解決手段】 ゲート絶縁膜12となる窒化シリコン膜及び酸化シリコン膜、a-Si膜13a、及び、キャップ膜14である酸化シリコン膜を連続CVDにより形成する。その後、RTAによりa-Si膜13aの脱水素アニールを行う。a-Si膜13aの汚染や表面酸化が防止され、これを結晶化して得られたp-Si膜を用いたTFTの特性が安定化する。







る.

【特許請求の範囲】

【請求項1】 基板上に形成されたゲート電極と、該ゲ ート電極を覆うゲート絶縁膜と、該ゲート絶縁膜上に形 成された多結晶半導体層と、該多結晶半導体層におい て、前記ゲート電極の上方に形成されたチャンネル領 域、該チャンネル領域の両側に形成されたソース領域及 びドレイン領域とを有する半導体装置の製造方法におい

前記ゲート電極が形成された基板上に、前記ゲート絶縁 膜、非晶質半導体層及び保護絶縁層を形成する工程と、 前記非晶質半導体層上に前記保護絶縁層が形成された基 板を加熱することにより、前記非晶質半導体層中に含ま れる水素を減少させる工程と、

前記保護絶縁層を前記ゲート電極上方に限定する工程

前記非晶質半導体層にレーザーアニールを施すことによ り、前記多結晶半導体層を形成する工程と、を有するこ とを特徴とする半導体装置の製造方法。

【請求項2】 前記加熱は、ランプアニールを施すこと 装置の製造方法。

【請求項3】 基板上にゲート電極を形成する工程と、 前記ゲート電極を覆うゲート絶縁膜、非晶質半導体層及 び保護絶縁層を形成する工程と、

前記非晶質半導体層及び前記保護絶縁層が形成された基 板を加熱することにより、前記非晶質半導体層中に含ま れる水素を減少させる工程と、

前記保護絶縁層を前記ゲート電極の上方に限定する工程

り、多結晶半導体層を形成する工程と、

前記多結晶半導体層に対して不純物のイオン注入を行う ことにより、前記ゲート電極上方にチャンネル領域を形 成するとともに、該チャンネル領域の両側にソース領域 及びドレイン領域を形成する工程と、を有する半導体装 置の製造方法。

【請求項4】 前記加熱は、ランプアニールを施すこと により行われることを特徴とする請求項3記載の半導体 装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置、特 に、液晶表示装置 (LCD: liquid crystal display) の製造方法に関する。

[0002]

【従来の技術】レーザーアニールによりガラスなどの基 板上に形成された非晶質シリコン(a-Si)を多結晶 化する方法が開発され、ガラス基板の耐熱限界温度以下 で、良質の多結晶シリコン(p-Si)膜を形成するこ

たMOSトランジスタに比して遜色のない動作速度を有 しているため、同一のガラス基板上に、画素スイッチン グ索子としてのTFTとともに、その周縁に、画素TF Tを駆動するドライバーを構成するためのCMOS回路 をTFTにより形成することができ、いわゆるドライバ 一内蔵型のLCDの量産技術が確立されるに至ってい

2

【0003】従来のLCDの製造方法を説明する。図4 から図7は、LCDにおいて、各画素に接続形成される 10 画素TFT及びCMOSTFTの製造方法を示す工程断 面図である。

【0004】第1に、図4 (a) に示すように、ガラス 基板 (50)上に、Cr, Ti, Ta, Al, Mo等を 成膜し、これをエッチングすることにより、TFTのゲ ート電極 (51) を形成する。この時、ゲート電極 (5 1)と一体でゲートラインが形成される。

【0005】第2に、図4(b)に示すように、ゲート 電極(51)を覆って、全面に、シリコン窒化膜、シリ コン酸化膜、あるいは、これらの積層膜からなるゲート により行われることを特徴とする請求項1記載の半導体 20 絶縁膜(52)、及び、a-Si膜(53a)を、プラ ズマCVDの連続成膜により形成する。

> 【0006】第3に、図4(c)に示すように、a-S i膜(53a)が形成された基板を、オーブン、炉等に より、430度、2~4時間程度加熱して、いわゆる脱 水素アニールを行うことにより、a-Si膜(53a) 中の水素濃度を10の21乗乃至10の22乗atm/ cm2から10の20乗atm/cm2程度に減少させ る.

【0007】第4に、図5 (d) に示すように、エキシ 前記非晶質半導体層にレーザーアニールを施すことによ 30 マレーザーアニール(ELA)を施すことにより、a-・ Si膜(53a)を結晶化し、p-Si膜(53)を形 成する。ELAは、レーザー光を線状にしたラインビー ムを走査することにより行われる。ここで、a-Si膜 (53a)中に、水素が多量に含まれると、結晶化を妨 げるが、図4(c)に示す第3の工程において、水素濃 度を減少しているので、良好な結晶化が行われる。

> 【0008】第5に、図5 (e) に示すように、p-S i膜(53)上に、注入ストッパー(54)となるシリ コン酸化膜を、プラズマCVDにより形成する。

40 【0009】第6に、図6(f)に示すように、シリコ ン酸化膜(54)上のゲート電極(51)の直上領域に 第1のレジスト膜(R1)を形成し、これをマスクにシ リコン酸化膜をエッチングすることにより、注入ストッ パー(54)を形成する。ここで、第1のレジスト膜 (R1)は、まず、レジスト膜を全面に塗布形成した 後、基板(50)の下方より露光を行って、ゲート電極 (51)の反転パターンに感光し、これを現像すること により得られる。

【0010】第7に、図6 (g) に示すように、第1の とができる。p-SiTFTは、単結晶シリコンを用い 50 レジスト膜(R1)を剥離した後、注入ストッパー(5

4) をマスクに、p-Si膜(53) に対する燐(P) のイオン注入を低ドーズ量で行う。これにより、注入ス トッパー(54)に覆われない領域を低濃度にドーピン グし、低濃度領域(LD)を形成する(N-)ととも に、注入ストッパー(54)の直下領域はノンドープの チャンネル領域 (CH) となる。 なお、第1のレジスト 膜(R1)は、イオン注入時には残しておき、イオン注 入後に剥離しても良い。

【0011】第8に、図7 (h) に示すように、p-S i膜(53)上に、ゲート電極(51)の直上領域より 10 少なくともチャンネル長方向に大きな第2のレジスト膜 (R2)を形成し、これをマスクに燐(P)のイオン注 入を高ドーズ量で行う。これにより、第2のレジスト膜 (R2) に覆われない領域を高濃度にドーピングして、 ソース領域(S)及びドレイン領域(D)を形成すると ともに、第2のレジスト膜(R2)の直下に低濃度領域 (LD) が残される。このように、チャンネル領域 (C H)とソース及びドレイン領域(S、D)の間にLD領 域(LD)が介在された構成はLDDと呼ばれる。

【0012】第9に、図7(i)に示すように、p-S i膜(53)をTFTの島状にパターニングした後、シ リコン窒化膜とシリコン酸化膜の積層膜からなる層間絶 縁膜(55)を形成し、更に、層間絶縁膜(55)にコ ンタクトホールを開口する。層間絶縁膜(55)上に、 A1、Mo、Ta等からなるTFTのソース電極(5 6) 及びドレイン電極 (57) を形成し、コンタクトホ ールを介して、p-Si膜(53)のソース領域(S) 及びドレイン領域(D)に各々接続する。

【0013】以上で、p-SiTFTが完成される。 [0014]

【発明が解決しようとする課題】図4 (c) に示す第3 の工程において、脱水素アニールは、前述の如く、オー ブン、炉等を用いて行われるが、スループットが悪い。 【0015】また、a-Si膜(53a)が露出した状 態で搬送され、外気に曝されるので、表面が汚染された り、酸化されたりする。更に、オーブンや炉の内壁の汚 染があると、a-Si膜(53a)の汚染がいっそうひ どくなり、このようなa-Si膜(53a)から得られ たp-Si膜(53)は電気特性が悪く、ひいてはTF Tの閾値特性の変動や、歩留まりの低下をもたらす。 【0016】また、図5(d)に示す第4の工程におい

て、a-Si膜(53a)にELAが施されるが、ゲー ト絶縁膜(52)を挟んで下部にゲート電極(51)及 びゲートラインが存在している。このため、ラインビー ムが通過した時、ゲートラインに沿って熱が常時拡散す るため、ゲート電極 (51) 及びゲートライントのa-Si膜(53a)の温度が低くなる。即ち、同じエネル ギーのレーザービームが照射されても、ゲート電極(5 3a)及びゲートライン上と、それ以外の領域では、a -Si膜(53a)に与えられる実効的エネルギーが異 50 オン時のマスクとしても用いられるの、工数が削減され

なる。この結果、ゲート電極 (51) 上方のチャンネル 領域(CH)と、ソース及びドレイン領域(S、D)と では、p-Si膜(53)のグレインサイズが異なる。 従って、チャンネル領域 (CH) とソース及びドレイン 領域(S、D)の両方の膜質を折衷する必要が有り、E

٠4

【0017】また、図5(e)に示す第5の工程におい て、プラズマCVDにより、注入ストッパー (54) と なるシリコン酸化膜を形成しており、この結果、プラズ マCVD工程は、ゲート絶縁膜(52)の成膜工程と層 間絶縁膜(55)の成膜工程と合わせて3つとなる。こ のように、プラズマCVD工程が増えると、製造コスト が増大する。

LA条件の制限が厳しいものとなっていた。

【0018】本発明は、これらの問題を解決し、良好な 電気特性を得るとともに、製造コストの小さい半導体装 置の製造方法を提供することを目的としている。

[0019]

【課題を解決するための手段】本発明は、この目的を達 成するためになされ、基板上に形成されたゲート電極 と、該ゲート電極を覆うゲート絶縁膜と、該ゲート絶縁 膜上に形成された多結晶半導体層と、該多結晶半導体層 において、前記ゲート電極の上方に形成されたチャンネ ル領域、該チャンネル領域の両側に形成されたソース領 域及びドレイン領域とを有する半導体装置の製造方法に おいて、前記ゲート電極が形成された基板上に、前記ゲ 一ト絶縁膜、非晶質半導体層及び保護絶縁層を形成する 工程と、前記非晶質半導体層上に前記保護絶縁層が形成 された基板を加熱することにより、前記非晶質半導体層 中に含まれる水素を減少させる工程と、前記保護絶縁層 30 を前記ゲート電極上方に限定する工程と、前記非晶質半 導体層にレーザーアニールを施すことにより、前記多結 晶半導体層を形成する工程と、を有する構成である。 【0020】また、基板上にゲート電極を形成する工程 と、前記ゲート電極を覆うゲート絶縁膜、非晶質半導体 層及び保護絶縁層を形成する工程と、前記非晶質半導体 層及び前記保護絶縁層が形成された基板を加熱すること により、前記非晶質半導体層中に含まれる水素を減少さ せる工程と、前記保護絶縁層を前記ゲート電極の上方に 限定する工程と、前記非晶質半導体層にレーザーアニー ルを施すことにより、多結晶半導体層を形成する工程

領域及びドレイン領域を形成する工程と、を有する半導 体装置の製造方法である。 【0021】これにより、非晶質半導体層が保護された 状態で、脱水素のアニールが行われるので、非晶質半導 体を結晶化して得られた多結晶半導体層を用いた半導体 装置の特性が安定化する。また、保護絶縁層を不純物イ

と、前記多結晶半導体層に対して不純物のイオン注入を

行うことにより、前記ゲート電極上方にチャンネル領域

を形成するとともに、該チャンネル領域の両側にソース

る.

[0022]

【発明の実施の形態】本発明の実施の形態にかかる製造 方法を図1から図3の工程斯面図を用いて説明する。

【0023】第1に、図1(a)に示す如く、ガラス等 の基板(10)上に、Cr、Al、Mo、Ta等の高融 点金属をスパッタリングにより成膜し、これをエッチン グすることにより、TFTのゲート電極(11)、ゲー ト電極(11)と一体のゲートラインを形成する。ゲー ト電極(11)は、1000Åの厚みに形成される。第 10 2に、図1 (b) に示す如く、ゲート電極 (11) を覆 い、ゲート絶縁膜(12)となるシリコン窒化膜及びシ リコン酸化膜の積層膜、及び、a-Si膜(13a)、 更には、本発明のキャップ膜(14)となるシリコン膜 酸化を、連続CVDにて成膜する。ゲート絶縁膜(1 2) であるシリコン窒化膜500Å程度、シリコン酸化 膜は1300Å程度、a-Si膜(13a)は400 A、キャップ膜(14)は700Aの厚さに形成する。 【0024】第3に、図1(c)に示す如く、この基板 にRTA (rapid thermal anneal)、即ち、熱源である 20 ランプの高速走査によるアニールを施すことにより、a -Si膜(13a)中の水素濃度が、10の21乗乃至 10の22乗atm/cm2から10の20乗atm/・ cm2程度に減少し、いわゆる脱水素アニールが行われ る。水素は、シリコン酸化膜からなるキャップ膜(1 4)を通過して離脱する。

【0025】本発明では、このように、a-Si膜(13a)上に保護膜であるキャップ膜(14)が被覆された状態で、RTAが行われるので、a-Si膜(13a)の汚染や、大気中の酸素による表面酸化が防がれる。特に、RTAでは、炉やオーブンと比べ、装置構造上、処理空間における残存酸素濃度が高く、キャップ膜(14)を付けたことによる表面保護効果が顕著になる。

【0026】本発明では、このように、a-Si膜(13a)の脱水素アニールを、炉やオーブンを用いず、RTAで行うので、スループットが向上する。

【0027】また、脱水素アニールは、a-Si膜(13a)上にキャップ膜(14)を被覆した状態で行われるので、被処理基板の搬送の際に真空が破られてもa-Si膜(13a)の汚染や表面酸化が防がれるため、a-Si膜(13a)を結晶化して得られたp-Si膜(14)を用いたTFT素子の電気特性が変動することが無くなる。

【0028】第4に、図2(d)に示す如く、このキャップ膜(14)を覆い、ホトレジスト(R1)を塗布成膜した後、基板(10)の背面より、露光を行ってゲート電極(11)の反転パターンを転写した形状に感光し、現像する。このレジスト(R1)を用いてキャップ膜(14)をエッチングすることにより、ゲート電極

(11)の直上領域に注入ストッパー(14)を形成する。

【0029】キャップ膜(14)は、第2の工程において、ゲート絶縁膜(12)及びa-Si膜(13a)の成膜時に、連続で形成されたもので、本発明では、注入ストッパ用の膜を別工程で成膜する必要が無く、CVDプロセスを削減することができる。

【0030】第5に、図2(e)に示す如く、エキシマレーザーアニール(ELA)を施すことにより、a-Si膜(13a)のみが集中的に加熱され、基板(10)を歪ませることなく、a-Siを多結晶化し、p-Si膜(13)を形成する。この際の基板温度は、ガラス基板の耐熱温度の600度以下の低温で、基板として耐熱性の低いガラス基板を用いることができる、いわゆる低温プロセスが実現される。

【0031】ELAにおいて、注入ストッパ(キャップ限)(14)は、干渉効果によりa-Si膜(13a)に与えられた熱エネルギーが逃げるのを抑えるため、ゲート電極(11)によるチャンネル領域(CH)の熱拡散と相殺され、a-Si膜(13a)に与えられる実効的エネルギーが、ゲート電極(11)上方のチャンネル領域(CH)と、それ以外の低濃度領域(LD)、ソース及びドレイン領域(S、D)とで一定になり、TFTの特性が安定化する。従って、ELAのエネルギー制御におけるマージンが拡がる。

【0032】更に、注入ストッパー(キャップ膜)(14)は、p-Si膜(13)と間に連続成膜により形成された界面を有しているので、界面における格子欠陥が少なく、TFTの特性に影響を及ぼす界面順位密度が小30さい。

【0033】第6に、図2(f)に示す如く、このホトレジスト(R1)を剥離した後、注入ストッパー(14)をマスクに、燐(P)のイオン注入を10の13乗程度の低ドーズ量で行うことにより、注入ストッパー(14)に覆われない領域のp-Si膜(13)が低濃度にドーピングされ(N-)、低濃度領域が形成されるとともに、注入ストッパー(14)の直下領域がノンドープのチャンネル領域(CH)となる。

【0034】第7に、図3(g)に示す如く、再び、ホトレジスト(R2)を、少なくとも、ゲート電極(11)のチャンネル長方向よりも大きく形成し、これをマスクに燐(P)のイオン注入を10の15乗程度の高ドーズ量で行うことにより、ホトレジスト(R2)に覆われない領域が高濃度にドーピングされ、ソース領域(S)及びドレイン領域(D)を形成する。この時、ホトレジスト(R2)の直下には、チャンネル領域(CH)と、その傍らに低濃度領域(LD)が形成され、L

【0035】第8に、図3(h)に示す如く、p-Si 50 膜(13)をTFTの島状にパターニングした後、シリ

DD構造が完成される。

7

コン窒化膜とシリコン酸化膜の積層膜からなる層間絶縁膜(15)を形成し、層間絶縁膜(15)中にコンタクトホールを開口する。そして、層間絶縁膜(15)上に、A1、Mo、Ta等からなるTFTのソース電極(16)及びドレイン電極(17)を形成し、コンタクトホールを介して、p-Si膜(13)のソース領域(S)及びドレイン領域(D)に各々接続する。

【0036】以上で、本発明の製造方法によるp-Si TFTが完成する。

[0037]

【発明の効果】以上の説明から明らかな如く、本発明に おいて、結晶化前の非晶質半導体膜の脱水素アニール を、非晶質半導体膜を保護するキャップ膜を被覆した状 態で行うことにより、非晶質半導体膜が汚染されること が防がれ、これを結晶化して得た多結晶半導体膜の電気 特性が安定し、高歩留まりが達成される。また、脱水素 アニールを、炉やオーブンに換えてランプアニールによ り行うことで、スループットが向上した。更に、ゲート 絶縁膜、非晶質半導体膜とともに形成されたキャップ膜 をエッチングすることで注入ストッパ膜を得るので、C 20 VD成膜工程が削減され、製造コストが減少する。 その 上、キャップ膜(注入ストッパ)のために、レーザーア ニールにおける結晶化の実効エネルギーが全面で均一に なるので、TFT素子の特性が安定化するとともに、エ ネルギー制御におけるマージンが拡がり、歩留まりが向 上する。また、キャップ膜(注入ストッパー)は、非晶 質半導体膜と連続で成膜されたシリコン酸化膜からなる

ので、界面準位密度が小さく良好な素子特性が得られる。

【図面の簡単な説明】

【図1】本発明の実施の形態にかかる半導体装置の製造 方法を示す工程断面図である。

【図2】本発明の実施の形態にかかる半導体装置の製造 方法を示す工程断面図である。

【図3】本発明の実施の形態にかかる半導体装置の製造 方法を示す工程断面図である。

10 【図4】従来の半導体素子の製造方法を示す工程断面図 である。

【図5】従来の半導体素子の製造方法を示す工程断面図である。

【図6】従来の半導体素子の製造方法を示す工程断面図である。

【図7】従来の半導体素子の製造方法を示す工程断面図 である。

【符号の説明】

10 基板

20 11 ゲート電極

12 ゲート絶縁膜

13 p-Si


14 キャップ膜


15 層間絶縁層

16 ソース電極


17 ドレイン電極


【図3】






【図5】







【図2】

【図6】







フロントページの続き

Fターム(参考) 2H092 JA26 JA29 JA35 JA36 JA38

JA39 JA42 JA44 JB13 JB23

JB24 JB27 JB32 JB38 JB54

JB56 JB63 JB69 KA04 KA07

KA12 KA24 MA05 MA08 MA14

MA15 MA16 MA18 MA19 MA20

MA22 MA27 MA30 MA35 MA37

MA42 NA24 NA25 NA27 NA29

PA06 QA07

Previous Doc Next Doc Go to Doc# First Hit

Generate Collection

File: DWPI

Mar 3, 2000

DERWENT-ACC-NO: 2000-263206

DERWENT-WEEK: 200025

L1: Entry 4 of 7

COPYRIGHT 2005 DERWENT INFORMATION LTD

TITLE: Manufacture of semiconductor device e.g. <u>TFT</u> for LCD device involves <u>converting amorphous</u> silicon layer into <u>poly</u> crystalline silicon layer by performing dehyrogenation annealing of amorphous silicon layer

PATENT-ASSIGNEE:

ASSIGNEE

CODE

SANYO ELECTRIC CO LTD

SAOL

PRIORITY-DATA: 1998JP-0231037 (August 17, 1998)

Search/Selected Search/Alkl. Clear

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE

PAGES

MAIN-IPC

JP 2000068513 A

March 3, 2000

007

H01L029/786

APPLICATION-DATA:

PUB-NO

APPL-DATE

APPL-NO

DESCRIPTOR

JP2000068513A

August 17, 1998

1998JP-0231037

INT-CL (IPC): $\underline{G02} + \underline{1/136}$; $\underline{H01} + \underline{21/336}$; $\underline{H01} + \underline{29/786}$

ABSTRACTED-PUB-NO: JP2000068513A

BASIC-ABSTRACT:

NOVELTY - Gate electrode (11), gate insulating layer (12), amorphous silicon layer (13) and insulating layer (14) are formed sequentially on substrate (10) by CVD. Then dehydrogenation annealing of the amorphous silicon layer is performed to obtain poly crystalline silicon layer.

USE - For manufacturing semiconductor device e.g. TFT for liquid crystal display device.

ADVANTAGE - The electrical property of poly crystalline silicon layer is stabilized and high yield is obtained, thus characteristics of TFT is improved.

DESCRIPTION OF DRAWING - The figure shows the sectional view of semiconductor device manufacturing method. (10) Substrate; (11) Gate electrode; (12) Gate insulating film; (13) Amorphous P-type silicon; (14) Protection layer.

CHOSEN-DRAWING: Dwg.1/7

TITLE-TERMS: MANUFACTURE SEMICONDUCTOR DEVICE <u>TFT</u> LCD DEVICE <u>CONVERT AMORPHOUS</u>
SILICON LAYER <u>POLY</u> CRYSTAL SILICON LAYER PERFORMANCE ANNEAL <u>AMORPHOUS</u> SILICON LAYER

DERWENT-CLASS: LO3 P81 U11 U12 U14

CPI-CODES: L04-C01B; L04-C10B; L04-C11C; L04-C16; L04-E01;

EPI-CODES: U11-C03J1; U11-C18A1; U12-B03A; U14-K01A2; U14-K01A2B;

SECONDARY-ACC-NO:

CPI Secondary Accession Numbers: C2000-080550 Non-CPI Secondary Accession Numbers: N2000-196703

Previous Doc Next Doc Go to Doc#